(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-95623

(43)公開日 平成6年(1994)4月8日

(51)Int.Cl. ⁵ G 0 9 G G 0 2 F G 0 9 G	3/36 1/133 3/20	識別記号 5 2 0 5 5 0 5 7 5 J	庁内整理番号 7319-5G 9226-2K 9226-2K 9226-2K 8729-5G	F I	技術表示箇所 審査請求 未請求 請求項の数 2(全 17 頁)						
						(21)出願番号		特願平4-248024		(71)出願人	000005223 富士通株式会社
						(22)出願日		平成 4 年(1992) 9	月17日		神奈川県川崎市中原区上小田中1015番地
			(72)発明者	藤田 昌也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内							
			(72)発明者	三輪 裕一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内							
			(74)代理人	弁理士 青木 朗 (外3名)							


(54) 【発明の名称 】 液晶表示装置の基準電源回路

(57)【要約】

【目的】 本発明は、多階調表示に適応される液晶表示 装置(LCD)に用いられる基準電源回路の構成に関 し、該基準電源回路の構成を簡素化し、ひいてはコスト の低減と実装の小型化を実現することを目的とする。

【構成】 複数の抵抗器R1A~R3Aが直列に接続された抵抗ストリングと、抵抗ストリングの一端に接続された定電流源IGと、抵抗ストリングの他端に接続された階段波電圧発生源DAと、抵抗ストリングの各抵抗器の接続点の電位にそれぞれ応答して基準電圧V1A~V4Aをそれぞれ発生する複数のオペアンプOP1A~OP4Aとを具備し、該基準電圧は、画像データの上位ビット群に対しては前記定電流源から供給される定電流IBにより規定される固定の基準電圧に基づいて作成され、下位ビット群に対しては階段波電圧VWを前記固定の基準電圧に加算することにより作成されるように構成する。

本発明の一形態による液晶要示装置の基準電源回路の原理構成図



【特許請求の範囲】

【請求項1】 画像データの上位ビット群に対しては固定の複数種類の基準電圧の中から上位ビット群に対応した電圧を選択し、該画像データの下位ビット群に対しては前記固定の複数種類の基準電圧に階段波電圧を加算して該基準電圧を変化させた各電圧値の中から下位ビット群に対応した電圧を選択し、該選択した基準電圧をデータラインの分布容量に画像データ電圧として保持させることで階調制御を行う液晶表示装置において、

複数の抵抗器 (R1A~R3A) が直列に接続された抵抗ストリングと、

該抵抗ストリングの一端に接続された定電流源(IG) と、

前記抵抗ストリングの他端に接続された階段波電圧発生源(DA)と、

前記抵抗ストリングの各抵抗器の接続点の電位にそれぞれ応答して前記データラインに供給されるべき基準電圧 (V1A~V4A) をそれぞれ発生する複数のオペアンプ(OP1A~OP4A) とを具備し、

該オペアンプから発生される各基準電圧は、前記画像データの上位ビット群に対しては前記定電流源から供給される定電流(IB)を前記各抵抗器に流して得られる固定の基準電圧に基づいて作成され、該画像データの下位ビット群に対しては前記階段波電圧発生源から発生される階段波電圧(VW)を前記固定の基準電圧に加算することにより作成されることを特徴とする液晶表示装置の基準電源回路。

【請求項2】 画像データの上位ビット群に対しては固定の複数種類の基準電圧の中から上位ビット群に対応した電圧を選択し、該画像データの下位ビット群に対しては前記固定の複数種類の基準電圧に階段波電圧を加算して該基準電圧を変化させた各電圧値の中から下位ビット群に対応した電圧を選択し、該選択した基準電圧をデータラインの分布容量に画像データ電圧として保持させることで階調制御を行う液晶表示装置において、

複数の抵抗器(R1B~R3B)が直列に接続された抵抗ストリングと、

階段波電圧発生源(DA)と、

前記抵抗ストリングの一端に接続され、固定の第1の基準電圧(VRA)に前記階段波電圧発生源から発生される階段波電圧(VW)を加算する手段(A1)と、

前記抵抗ストリングの他端に接続され、前記第1の基準 電圧とは異なる固定の第2の基準電圧(VRB)に前記 階段波電圧を加算する手段(A2)と、

前記抵抗ストリングの各抵抗器の接続点の電位にそれぞれ応答して前記データラインに供給されるべき基準電圧 (V1B~V4B)をそれぞれ発生する複数のオペアンプ(OP1B~OP4B)とを具備し、

該オペアンプから発生される各基準電圧は、前記画像データの上位ビット群に対しては前記第1 および第2 の基

2

準電圧に基づいて作成され、該画像データの下位ビット 群に対しては前記階段波電圧を該第1および第2の基準 電圧に加算することにより作成されることを特徴とする 液晶表示装置の基準電源回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置(LCD)に係り、特に、多階調表示に適応されるLCDに用いられる基準電源回路の構成に関する。LCDは、従来のCRTを代替する表示装置として期待されており、大規模市場に発展することが予想されている。そのため、その技術開発は盛んに行われている。その中でも特に、薄膜トランジスタ(TFT: Thin Film Transistor)を用いたLCDは原理的に高品質の表示が可能であり、しかも表示速度が速いことから、高速且つ高画質のカラー表示用ディスプレイの主流になることが期待されている。

[0002]

30

【従来の技術】TFTを用いたLCDでは、TFTをス20 イッチング素子として用い、画素毎の液晶容量に対応するTFTを介して画像データ信号の大きさに比例したアナログ電圧信号(情報)を書き込むことにより、画像表示を行う。図9に従来形の一例としてのLCDの構成が示され、図10にはその要部の構成が示される。

【0003】図示の例では、表示制御形態としてディジタル・ドライバ方式を用いたTFT型LCDの構成が示され、また、説明の簡単化のために画素数を4×4として示してある。実際には、画素数は640×480程度が典型例であり、しかもカラー表示のためには赤

(R)、緑(G) および青(B) の別に画素を持つ必要があるので、さらに3倍の画素数を必要とする。

【0004】図中、10は液晶表示部(液晶パネル)を示し、その中のP11~P44が画素と称する最小の表示単位を表している。各画素P11~P44は、図12に示すように、複数のデータラインX1~X4と複数のゲートラインY1~Y4の交差部に配設され、対応するゲートラインが選択された時に対応するデータライン上の電圧情報を伝達するトランスファゲート用トランジスタ(TFT)と、対応するTFTを介して伝達された情報を記憶する液晶容量とから成っている。この図で横方向の画素の並び(例えばP11~P14)を一ラインと称し、LCDへの表示用のデータはこの一ライン毎に書き込まれ、それを一秒間に60回程度繰り返して、人の目にはちらつきのない画像として見せる。

【0005】図9において、HSは水平同期信号、VSは垂直同期信号、D1~DNは画像データ、そしてCLKは該画像データと同期して与えられるタイミング信号(クロック)を示す。なお、Nは階調表示するためのビット数を表す。また、クロックCLKは、水平同期信号50 HSの周期を計測して内部で生成することが可能であ

り、インタフェースとして本質的に必要とするものでは ない。

【0006】40AはLCS全体を制御する制御回路を示し、水平同期信号HS、垂直同期信号VSおよびクロックCLKに応答して画像データD1~DNの書き込みのための各種制御信号を発生する。また、50Aは複数の種類の基準電圧V1~VMを発生する基準電源回路を示す。20Aはデータドライバを示し、シフトレジスタ21と、それぞれNビットの容量を持つメモリ61~64と、同じくNビットの容量をそれぞれ有するメモリ71~74は、デコーダ81~84と、セレクタ91~94とを有し、通常の形態として集積回路化されている。なお、基準電源回路50Aは、通常、集積回路の中にはパ20Aは通常複数個のICで構成するのに対して、基準電源回路50Aは共通に一個設けられていればよいからである。

【0007】データドライバ20Aにおいて、シフトレ ジスタ21は、1ライン毎に制御回路40Aから供給さ れるスタート信号T1により動作を開始し、同じく制御 回路40Aから供給されるクロックCK1により歩進し てタイミング信号TS1~TS4を生成する。メモリ6 1~64は、制御回路40Aを通して供給される表示用 のデータDT1~DTNをそれぞれタイミング信号TS 1~TS4に応答して取り込む(つまりデータの書き込 み)。また、メモリ71~74は、メモリ61~64に データが書き込まれた後、次のラインのデータが到来す る前に該メモリ61~64内のデータを制御回路40A からのタイミング信号T2に応答して取り込む(データ の書き込み)。デコーダ81~84は、それぞれメモリ 71~74に蓄積されたディジタル・データをデコード する。セレクタ91~94は、対応するデコーダ81~ 84のデコード結果に基づき、基準電源回路50Aから 出力される複数種類の基準電圧V1~VMのいずれかを 選択出力する。つまりセレクタ91~94は、メモリ7 1~74に蓄積されたディジタル・データに対応したア ナログ信号を発生させるための一種のディジタル・アナ ログ変換回路として機能する。このようにしてV1~V MのM種の電圧のいずれかが選択され、データラインX 1~X4に出力される。M種の基準電圧V1~VMとメ モリ71~74に蓄積されたNビットのデータとの関係 は、データが2進数の場合、 $M=2^N$ で表される。例え

【0008】30はゲートドライバを示し、シフトレジスタ31と、各ゲートラインY1~Y4に対応して設けられたドライバDV1~DV4とから構成されている。シフトレジスタ31は、制御回路40Aから供給されるスタート信号T3により動作を開始し、同じく制御回路40Aから供給されるクロックCK2により歩進して液

4

晶パネル10の1ライン毎のTFTを駆動するための信号を順次発生する。なお、スタート信号T3は垂直同期信号VSと同じ周期を有し、クロックCK2は水平同期信号HSと同じ周期を有する。ドライバDV1~DV4は、シフトレジスタ31の出力からTFTのオンとオフを制御できる電圧にレベル変換を行い、それぞれ対応するゲートラインY1~Y4に出力する2値出力回路として機能する。これによって、アナログスイッチであるTFTのゲート電圧を制御してスイッチ機能をオン・オフすることができ、データドライバ20Aから出力されるデータラインX1~X4上の画像データの信号電圧を1ライン毎にTFTを通して液晶容量に書き込むことができる。

【0009】図10は、図9におけるデコーダ81およびセレクタ91の部分の詳細を示したものである。図示の構成は、デコーダ81が対応するメモリ71に蓄積されたディジタル・データD0~D3をデコードし、そのデコード結果に基づきセレクタ91の中の1個のアナログスイッチのみをオンにして基準電圧V1~V16の中20 から1つの電圧を選択する例を示している。つまりこの場合は、前述のNが4の場合に相当している。

【0010】図9および図10に示す例では説明の簡単化のために画素数を 4×4 として示してあるが、前述したように実際のLCDにおいては横方向に640、縦方向に480ライン程度の合計 640×480 =307200画素を駆動するのが典型例であり、このためのデータドライバは極めて大規模なものを必要とする。しかもカラー表示のためには赤(R)、緑(G)および青

(B) の別に画素を持つ必要があるので、画素数の合計 30 はこの3倍となる。さらにカラー表現をフルカラーに近づけるための階調制御を行うためには、図9で説明したデータドライバのビット数を増やす必要がある。例えば、図10の構成ではビット数が4(D0~D3)、電圧値が16(V1~V16)のデータドライバとしたが、さらに640×480画素のフルカラーを表現するためには、各色の必要とする階調数は64となりアナログスイッチの数は64個必要となり、結局、64×3×640=122880個のアナログスイッチを必要とすることになる。また、これに応じてデータドライバの外40 部から与える基準電圧の種類も64種類必要となる。さらに階調数を増やすためのメモリ61~64、メモリ71~74、デコーダ81~84等のディジタル回路の規模が大きくなることは言うまでもない。

【0011】このように、従来のLCDではデータドライバの階調数の増大に伴う種々の問題点があった。これに鑑み、本件発明者は以前、このような問題点を解消する新規なデータドライバ回路を提供した。その一構成例は図11に示される。また、図12にはその要部の構成が示され、さらに図13にはデータライン上の電圧波形50 例を含む動作タイミング図が示される。

6

【0012】まず図11を参照すると、データドライバ 20日において、シフトレジスタ21は、1ライン毎に 制御回路40Bから供給されるスタート信号T1により 動作を開始し、同じく制御回路40Bから供給されるク ロックCK1により歩進してタイミング信号TS1~T S4を生成する。メモリ61~64は、制御回路40B を通して供給される1ライン分のNビットの画像データ DT1~DTNをそれぞれタイミング信号TS1~TS 4に応答して保持する。この際、画像データは上位ビッ ト群DTQ~DTNと下位ビット群DT1~DTPに分 けられて書き込まれる。次いで、メモリ71~74は、 メモリ61~64にデータが書き込まれた後、次のライ ンのデータが到来する前に該メモリ61~64内のデー タを制御回路40Bからのタイミング信号T2に応答し て取り込む。デコーダ81A~84Aは、それぞれメモ リ71~74に蓄積された上位ビット群のデータDTQ ~DTNをデコードする。次いでセレクタ91~94 は、対応するデコーダ81A~84Aのデコード結果に 基づき、基準電源回路50Bから出力される4種類の基 準電圧のいずれかを選択出力する。このようにして選択 出力された基準電圧に対応する画像データは、アナログ スイッチS1~S4を介してそれぞれ対応するデータラ インX1~X4に出力される。この時、基準電源回路5 0Bから発生される基準電圧V1A~V4A (図12参 照) は直流であり、この直流電圧で各データラインの分 布容量を充電する。なお、各スイッチS1~S4は各デ ータライン毎に設けられた1ビットのメモリB1~B4 によりそれぞれ制御され、また各メモリB1~B4は1 ライン時間の最初に制御回路40Bから供給されるタイ ミング信号T4によりそれぞれセットされ、これによっ て各スイッチS1~S4はオンとされる。ここまでの動 作形態は、前述した従来例(図9、図10参照)と同じ であり、図13に示す時点 t 1までの動作に対応してい る。

【0013】図11~図13の例では、この時点 t 1以降に、第2のメモリ71~74に蓄積された下位ビット群のデータDT1~DTPを使用してデータラインへ送出するデータを更に変化させるようにしている。このために、基準電源回路50B内にカウンタ51とディジタル/アナログ(D/A)変換回路52を備え、カウンタ51をタイミング信号T2でクリアしてクロックCK3により歩進させ、さらにD/A変換回路52を通すことにより階段波電圧を生成し、この階段波電圧を直流の基準電圧VR1~VR4に加算して各データラインへ送出する。この場合の波形例は図13に示されている。

【0014】第2のメモリ $71\sim74$ 内の下位ビット群のデータDT1~DTPは、それぞれ対応する比較回路 $C1\simC4$ に入力され、カウンタ51に出力と比較される。この比較結果に基づき両者が一致した時、一致信号がそれぞれ対応するメモリB1~B4に出力され、これ

によって該メモリはリセットされる。この時、各スイッ チS1~S4はオフとされ、その時点での基準電圧がデ ータライン上の分布容量へ保持され、この後はこの分布 容量に保持された電荷によりTFTを通して液晶容量へ の充電が行われることになる。このようにして各データ ラインの画像データに対応した電圧がデータラインへ与 えられることになる。データライン上の分布容量の値 は、データラインおよび対向電極の間に存在する液晶を 誘電体とした容量と、データラインおよびゲートライン の交差部の絶縁物を誘電体とした容量との合計値により 本質的に形成されるものである。この値は、10.4イ ンチの液晶パネルで640×480画素の場合、100 pF程度が典型値である。一方、液晶容量は1pF程度 以下であり、電荷の移動による電圧の変化は実用上は問 題を生じない。それはt1の時点までには、液晶容量は TFTを通して既に最終値に近い値まで充電が行われて おり、残りの電圧をデータラインの分布容量に蓄積され た電荷により充電すればよいからである。

【0015】図12は、デコーダ81A、基準電源回路50B、セレクタ91~94および液晶パネル10の部分の詳細を示したものである。図示の構成は、4種類の基準電圧V1A~V4Aと各セレクタ91~94内の4個のアナログスイッチとにより16値の階調を持たせる場合を示している。この構成から、前述の従来例(図9、図10参照)よりも大幅な回路の削減が可能であることが分かる。特に、デコーダ81Aの構成を図10のデコーダ81の構成と比較してみると、その削減の効果を見ることができる。これを可能とするために基準電源回路50Bが大きな役割を担っている。つまり基準電源回路50Bが大きな役割を担っている。つまり基準電源回路50Bが大きな役割を担っている。で実現するとが出来もば、好適である。

【0016】図14には従来形の一例としての基準電源 回路の構成が示される。図示の回路では、まず基準電圧 -VAを抵抗器R1~R5により分圧して4種類の基準 電圧-VR1~-VR4を作成し、この電圧をオペアン プOP11~OP14により低インピーダンス化した 後、D/A変換回路DAからオペアンプOPAを通して 出力される階段波電圧-VWを、オペアンプOP21~ OP24と抵抗器R61~R64、R71~R74およ びR81~R84を用いて加算することにより、図12 の基準電源回路50Bの機能を実現している。ここで、 各抵抗器R61~R64、R71~R74およびR81 ~R84は同一の抵抗値とするのが一般的である。ま た、オペアンプOPAとそれに係る抵抗器RAおよびR Bは、階段波電圧-VWを負の値として基準電圧出力V 1 A~V4 Aが正の電圧となるようにするための電圧反 転回路を構成する。

【0017】図15には従来形の他の例としての基準電

源回路の構成が示される。図14に示した回路との相違点は、基準電圧を+VAの正の電圧にし、さらにD/A変換回路DAからの階段波電圧も正の電圧VWにし、オペアンプOP21~OP24と抵抗器R61~R64およびR71~R74を用いて基準電圧VR1~VR4と階段波電圧VWの加算を行っていることである。最終段のオペアンプOP21~OP24は、上記電圧加算の結果により電圧が減衰するのを防止するために電圧増幅を行う非反転型増幅回路を構成している。この場合、各オペアンプOP21~OP24の利得は、抵抗器R81A~R84Aと抵抗器R91~R94により決定される。

[0018]

【発明が解決しようとする課題】上述した従来の構成では、図11~図13に示す多階調制御の形態がフルカラーの表現のためには優れた手法であるにもかかわらず、基準電源回路において固定の基準電圧と階段波電圧を加算する回路の規模が比較的大きくなってしまうという課題があった。これは、LCD全体の装置規模を増大させ、ひいてはコストの上昇と実装の大型化にもつながるので、好ましくない。

【0019】本発明の目的は、かかる従来技術における 課題に鑑み、多階調表示に適応される液晶表示装置(L CD)において基準電源回路の構成を簡素化し、ひいて はコストの低減と実装の小型化を実現することにある。

[0020]

【課題を解決するための手段】上記課題を解決するた め、本発明の一形態によれば、図1の原理構成図に示さ れるように、画像データの上位ビット群に対しては固定 の複数種類の基準電圧の中から上位ビット群に対応した 電圧を選択し、該画像データの下位ビット群に対しては 前記固定の複数種類の基準電圧に階段波電圧を加算して 該基準電圧を変化させた各電圧値の中から下位ビット群 に対応した電圧を選択し、該選択した基準電圧をデータ ラインの分布容量に画像データ電圧として保持させるこ とで階調制御を行う液晶表示装置において、複数の抵抗 器R1A~R3Aが直列に接続された抵抗ストリング と、該抵抗ストリングの一端に接続された定電流源IG と、前記抵抗ストリングの他端に接続された階段波電圧 発生源DAと、前記抵抗ストリングの各抵抗器の接続点 の電位にそれぞれ応答して前記データラインに供給され るべき基準電圧V1A~V4Aをそれぞれ発生する複数 のオペアンプOP1A~OP4Aとを具備し、該オペア ンプから発生される各基準電圧は、前記画像データの上 位ビット群に対しては前記定電流源から供給される定電 流IBを前記各抵抗器に流して得られる固定の基準電圧 に基づいて作成され、該画像データの下位ビット群に対 しては前記階段波電圧発生源から発生される階段波電圧 VWを前記固定の基準電圧に加算することにより作成さ れることを特徴とする液晶表示装置の基準電源回路が提 供される。

8

【0021】また、本発明の他の形態によれば、図3の 原理構成図に示されるように、画像データの上位ビット 群に対しては固定の複数種類の基準電圧の中から上位ビ ット群に対応した電圧を選択し、該画像データの下位ビ ット群に対しては前記固定の複数種類の基準電圧に階段 波電圧を加算して該基準電圧を変化させた各電圧値の中 から下位ビット群に対応した電圧を選択し、該選択した 基準電圧をデータラインの分布容量に画像データ電圧と して保持させることで階調制御を行う液晶表示装置にお 10 いて、複数の抵抗器R1B~R3Bが直列に接続された 抵抗ストリングと、階段波電圧発生源DAと、前記抵抗 ストリングの一端に接続され、固定の第1の基準電圧V RAに前記階段波電圧発生源から発生される階段波電圧 VWを加算する手段A1と、前記抵抗ストリングの他端 に接続され、前記第1の基準電圧とは異なる固定の第2 の基準電圧VRBに前記階段波電圧を加算する手段A2 と、前記抵抗ストリングの各抵抗器の接続点の電位にそ れぞれ応答して前記データラインに供給されるべき基準 電圧V1B~V4Bをそれぞれ発生する複数のオペアン 20 プロP1B~OP4Bとを具備し、該オペアンプから発 生される各基準電圧は、前記画像データの上位ビット群 に対しては第1および第2の基準電圧に基づいて作成さ れ、該画像データの下位ビット群に対しては前記階段波 電圧を第1および第2の基準電圧に加算することにより 作成されることを特徴とする液晶表示装置の基準電源回 路が提供される。

[0022]

【作用】図1の構成によれば、必要とする固定の基準電圧の数より1つ少ない数の抵抗器R1A~R3Aを直列 30 に接続してその一端に定電流源IGを接続し且つ他端に階段波電圧発生源DAを接続し、そして各抵抗器の接続点にオペアンプOP1A~OP4Aを接続して低インピーダンス変換と電力増強を行うようにしている。従って、従来形に比して少ない構成部品で目的とする機能、すなわち固定の基準電圧と階段波電圧を加算する機能を実現できる。つまり、基準電源回路の構成を簡素化することができる。これは、コストの低減と実装の小型化に大いに寄与する。

【0023】各オペアンプOP1A~OP4Aから発生 40 される基準電圧V1A~V4Aはそれぞれ以下の通りで ある。なお、これに関して図2に各基準電圧の時間的な 変化の様子が示される。

V 4 A = V W

 $V 3 A = R 3 A \times I B + V W$

 $V 2 A = (R 3 A + R 2 A) \times I B + V W$

V1A=(R3A+R2A+R1A)×IB+VW また、図3の構成によれば、必要とする固定の基準電圧 の数より1つ少ない数の抵抗器R1B~R3Bを直列に 接続してその両端に加算回路A1. A2をそれぞれ接続 し、各々の加算回路には共通に1個備える階段波電圧発

生源DAの出力VWと固定の第1、第2の基準電圧VRA、VRBが入力され、そして図1の場合と同様にオペアンプOP1B~OP4Bを用いて低インピーダンス変換および電力増強を行うようにしている。従って、図1の形態と同様、少ない構成部品で目的とする機能を実現することができる。

9

【0024】この場合の各基準電圧V1A~V4Aはそれぞれ以下の通りである。なお、これに関して図4に各基準電圧の時間的な変化の様子が示される。

V 4 B = V R B + V W

 $V3B = VRB + VW + R3B \times (VRA - VRB) / (R1B + R2B + R3B)$

 $V2B = VRA + VW - R1B \times (VRA - VRB) / (R1B + R2B + R3B)$

V 1 B = V R A + V W

なお、本発明の他の構成上の特徴および作用の詳細については、添付図面を参照しつつ以下に記述される実施例を用いて説明する。

[0025]

【実施例】図5に本発明の第1の実施例としてのLCD における基準電源回路の構成が示される。本実施例は図 1の原理構成に対応するものである。図1との対比にお いて、IG1は定電流源IGに対応し、DA1は階段波 電圧発生源DAに対応している。定電流源IG1は、基 準電源VPと、コレクタがオペアンプOP1Aの非反転 入力端に接続された PNP型トランジスタQ1と、該ト ランジスタのベースとグランドの間に接続された抵抗器 RP1と、該トランジスタのエミッタと基準電源VPの 間に接続された抵抗器RP2と、基準電源VPとトラン ジスタQ1のベースの間に逆方向に接続されたツェナダ イオードZDとから構成されている。一方、階段波電圧 発生源DA1は、画像データの下位ビットデータD1, D0をアナログ電圧に変換するD/A変換回路DAC と、該D/A変換回路の出力に応答するボルテージフォ ロワとしてのオペアンプOPAとから構成されている。 なお、このオペアンプは本質的に必要とするものではな い。他の回路構成とその動作については、図1の場合と 同様であるのでその説明は省略する。

【0026】この例では、定電流IBは(VZ-VBE)/RP2により規定される。ただし、VZはツェナダイオードZDの逆耐圧電圧、VBEはトランジスタQ1のベース・エミッタ間の電圧を示す。図6に本発明の第2の実施例としての基準電源回路の構成が示される。本実施例も図1の原理構成に対応するものである。ただし第1の実施例との相違点は、発生させる複数の基準電圧のうち低電圧側に定電流源IG2を接続し、高電圧側に固定電圧と階段波電圧を加算する回路DA2を接続したことである。定電流源IG2は、基準電源VDと、該基準電源に非反転入力端が接続されたオペアンプOPCと、該オペアンプの出力端にベースが接続され且つ該オ

ペアンプの反転入力端にエミッタが接続されたNPN型 トランジスタQ1Aと、該トランジスタのエミッタとグ ランドの間に接続された抵抗器RQ5とから構成されて いる。このようにオペアンプOPCを帰還回路に挿入す ることで、トランジスタQ1Aのベース・エミッタ間電 圧(VBE)の影響を受けないという利点がある。一 方、固定電圧と階段波電圧を加算する回路DA2は、画 像データの下位ビットデータD1, D0をアナログ電圧 に変換するD/A変換回路DACと、基準電源VCと、 10 オペアンプOPBと、該オペアンプの非反転入力端と基 準電源 V C の間に接続された抵抗器 R Q 1 と、該オペア ンプの非反転入力端とD/A変換回路DACの出力端の 間に接続された抵抗器RQ2と、該オペアンプの出力端 と反転入力端の間に接続された抵抗器RQ3と、該抵抗 器とグランドの間に接続された抵抗器RQ4とから構成 されている。他の回路構成とその動作については、図5 の場合と同様であるのでその説明は省略する。

【0027】図7に本発明の第3の実施例としての基準 電源回路の構成が示される。本実施例は図3の原理構成 20 に対応するものである。図3との対比において、A11 は加算回路A1に対応し、A21は加算回路A2に対応 している。加算回路A11は、非反転入力端が接地され たオペアンプOPDと、該オペアンプの反転入力端と負 の基準電源-VEの間に接続された抵抗器RE1と、該 オペアンプの反転入力端と階段波電圧発生源DAの出力 端の間に接続された抵抗器RE2と、該オペアンプの反 転入力端と出力端の間に接続された抵抗器RE3とから 構成されている。同様に、加算回路A21は、非反転入 力端が接地されたオペアンプOPEと、該オペアンプの 反転入力端と階段波電圧発生源DAの出力端の間に接続 された抵抗器RE4と、該オペアンプの反転入力端と負 の基準電源-VFの間に接続された抵抗器RE5と、該 オペアンプの反転入力端と出力端の間に接続された抵抗 器RE6とから構成されている。他の回路構成とその動 作については、図3の場合と同様であるのでその説明は 省略する。

【0028】図8に本発明の第4の実施例としての基準電源回路の構成が示される。本実施例も図3の原理構成に対応するものである。ただし第3の実施例との相違点は、加算回路A12. A22がそれぞれ固定の基準電圧として正の電圧値を持つ基準電源VG. VHを使用していることである。このため、加算回路A12は、オペアンプOPFと、該オペアンプの非反転入力端と正の基準電源VGの間に接続された抵抗器RF1と、該オペアンプの非反転入力端と階段波電圧発生源DAの出力端の間に接続された抵抗器RF2と、該オペアンプの反転入力端と出力端の間に接続された抵抗器RF5と、該抵抗器とグランドの間に接続された抵抗器RF6とから構成されている。同様に、加算回路A22は、オペアンプOPGと、該オペアンプの非反転入力端と正の基準電源VH

の間に接続された抵抗器RF3と、該オペアンプの非反 転入力端と階段波電圧発生源DAの出力端の間に接続さ れた抵抗器RF4と、該オペアンプの反転入力端と出力 端の間に接続された抵抗器RF7と、該抵抗器とグラン ドの間に接続された抵抗器RF8とから構成されてい る。他の回路構成とその動作については、図7の場合と 同様であるのでその説明は省略する。

【0029】上述した各実施例の構成によれば、従来形 に比して少ない構成部品で目的とする機能、すなわち固 定の基準電圧と階段波電圧を加算する機能を実現するこ 10 【図12】図11の要部の構成図である。 とができる。言い換えると、基準電源回路の構成を簡素 化することが可能となり、これによってコストの低減と 実装の小型化を図ることができる。

[0030]

【発明の効果】以上説明したように本発明によれば、多 階調表示に適応されるLCDにおいて基準電源回路の構 成を簡素化することが可能となり、それによってコスト の低減と実装の小型化を達成することができる。

【図面の簡単な説明】

【図1】本発明の一形態による液晶表示装置の基準電源 20 DA…階段波電圧発生源 回路の原理構成図である。

【図2】図1の回路の動作タイミング図である。

【図3】本発明の他の形態による液晶表示装置の基準電 源回路の原理構成図である。

【図4】図3の回路の動作タイミング図である。

【図5】本発明の第1の実施例としての基準電源回路の 構成図である。

【図6】本発明の第2の実施例としての基準電源回路の

構成図である。

【図7】本発明の第3の実施例としての基準電源回路の 構成図である。

12

【図8】本発明の第4の実施例としての基準電源回路の 構成図である。

【図9】従来形の一例としてのLCDの構成図である。

【図10】図9の要部の構成図である。

【図11】従来形の他の例としてのLCDの構成図であ る。

【図13】図12の回路の動作タイミング図である。

【図14】従来形の一例としての基準電源回路の構成図

【図15】従来形の他の例としての基準電源回路の構成 図である。

【符号の説明】

A1. A2…加算手段(加算回路)

R1A~R3A、R1B~R3B…抵抗器(抵抗ストリ ング)


I G…定電流源

IB…定電流源から供給される定電流

OP1A~OP4A、OP1B~OP4B…オペアンプ V1A~V4A、V1B~V4B…基準電源回路から発 生される基準電圧


VW…階段波電圧発生源から発生される階段波電圧 VRA. VRB…基準電圧

【図1】 本発明の一形態による液晶表示装置の基準電源回路の原理構成図




【図2】

図1の回路の動作タイミング図




[図14]


従来形の一例としての基準電源回路の構成図



【図4】




【図3】 本発明の他の形態による液晶表示装置の基準電源回路の原理構成図




【図5】

本発明の第1の実施例としての基準電源回路の構成図



【図6】

本発明の第2の実施例としての基準電源回路の構成図





【図7】

本発明の第3の実施例としての基準電源回路の構成図


【図15】

従来形の他の例としての基準電源回路の構成図







[図8] 本発明の第4の実施例としての基準電源回路の構成図




【図9】




【図10】



【図13】



【図11】



【図12】

